Latches, Flip-Flop and Pewaktu (Timer)

Latches 

Output dari latch tergantung pada inputnya saat ini dan pada output sebelumnya dan perubahan statusnya dapat terjadi kapan saja ketika inputnya berubah.

1. S-R (Set-Reset) Latch 
2. Gated S-R Latch 
3. Gated D Latch

S-R Latch

Negative-OR Equivalent of the NAND gate /S-/R Latch

Example: Determine the waveform that will be observed on the Q output. Assume that Q is initially LOW

Gated SR Latch A gated latch memerlukan input Enable, EN (G juga digunakan untuk menentukan input enable). Input S dan R mengontrol status ke mana gerendel akan berjalan saat level TINGGI diterapkan ke input EN. Kait tidak akan berubah sampai EN TINGGI.

Tabel Kebenaran untuk Gated S-R Latch

Gated D Latch Only memiliki satu input selain EN. Masukan ini disebut masukan D (data). -Ketika input D HIGH dan input EN HIGH, kait akan SET. -Ketika input D LOW dan EN HIGH, kait akan RESET. -Cara lain, output Q mengikuti input D ketika EN TINGGI

Edge-Triggered Flip-Flops 

1. Edge-triggered S-R flip-flop 
2. Edge-triggered D flip-flop 
3. Edge-triggered J-K flip-flop

Simbol Logika Flip-Flop yang Dipicu Tepi (Atas: Dipicu Tepi Positif; Bawah: Dipicu Tepi Negatif).

Flip-Flop S-R yang Dipicu Tepi Input S dan R dari flip-flop SR disebut input sinkron karena data pada input ini ditransfer ke output flip-flop hanya pada tepi pemicu pulsa clock.

Pengoperasian flip-flop SR yang dipicu oleh tepi positif

Contoh: Tentukan bentuk gelombang keluaran Q dan /Q dari flip-flop (Asumsikan awalnya RESET)

Latihan: Tentukan bentuk gelombang keluaran Q dan /Q dari flip-flop (Asumsikan awalnya RESET) dan itu adalah perangkat pemicu tepi negatif

FlipFlop D yang Dipicu Tepi Flip-flop D berguna ketika satu bit data (1 atau 0) akan disimpan

Sumber : Onliner Learning Uhamka